企业的研究人员、设计师、工具开发人员等展示了国内首创的原型和仿真一体化平台MimicPro系列

　　MimicPro Gen2 与上一代产品相比，MimicPro Gen2 升级为Xilinx Virtex UltraScale XCVU19P，单FPGA提供约9M逻辑单元（增加60%），48M等效门数（增加63%），3840DSPSlice (增加33%)，224Mb内存（增加250%），采用全新的FPGA的互联逻辑，配合自研的自动分区软件工具，在对客户的芯片设计进行分区时，更有效地利用每一块FPGA资源。在保证整机FPGA间互联灵活性的同时，将仿真性能提升到最大。产品采用超大规模商用可扩展阵列架构设计，方便维护和扩展。设计容量可扩展可至120亿门。包含一套便捷易用的软件系统，支持GUI图形界面和TCL脚本命令，集成编译、运行、调试的完整流程。丰富的子卡及Speed Bridge库，可以满足各类芯片不同验证场景需求。

　　MimicPro Gen2将引入全新的高级调试功能——全波形可见（full vision），单片FPGA 上支持高达100万个Probe信号，极大提高了SOC 研发过程的调试效率。

　　当下，摩尔定律逼近物理极限，芯粒（Chiplet）被视为突破摩尔定律限制的核心技术。芯启源MimicPro Gen2的开发着眼于芯片行业的未来，全面支持Chiplet设计和多Die协同的验证，实现以下四大全新特性以帮助客户进行相关设计的验证：

　　在多Die设计中，不同的Die上可能存在重名的Module。MimicPro在执行多Die项目验证时，软件会自动根据Library处理不同Die上的重名Module，使用户能便捷的完成多Die到整合项目的转换。全自动化的流程不仅省时省力，还极大程度上地避免了人为因素导致的数据错误。

　　为了支持多Die合一设计的验证，MimcPro可以自动将Die to Die之间的三态电路进行自动转换，保证多Die整合后的电路输出正确无误，完全无需用户的人工干预。

　　针对两Die或多Die的设计验证，MimicPro软件会自动分配每颗Die的输入及输出，通过FMC接口连接的光纤，在自主研发的自动分区工具的帮助下，高效便捷的实现多Die设计的互联互通。MimicPro可将多Die的设计视作一个SoC项目来进行Bring-up和Debug。

　　MimicPro软件支持多Die设计进行并行编译并生成单个Die的RTDB（Runtime Database），并将其自动合并成为完整的SoC RTDB，使得芯片验证工程师可以在SOC完整系统上进行Debug及软硬件验证。

　　芯启源从2018年开始研发原型验证+硬件仿真加速一体化平台MimicPro系列，现已成功研发两代，拥有多项自主知识产权的核心技术。目前已在国内外多个芯片设计头部企业推广使用。帮助汽车电子CPUGPUAI5G云计算等SoC 设计所需的复杂验证。